今回は、以前にも検討したリングオシレーター回路の出力コンデンサ容量を変えて発振周波数がどう変化していくかに注目して、シミュレーションを回してみます。
図１がリングオシレーター回路です。テキトーなMOSトランジスタをPとNとで対に並べ、各端子に抵抗を接続。あとは出力コンデンサを繋げてそれを3段用意すれば完成です。今回はこの出力コンデンサ、図中だとC1、C2、C3の容量を変えていった時の、発振周波数の推移をグラフにプロットしてみます。
図１ リングオシレーター回路
図２がそのシミュレーション結果です。なんかいかにも傾向ありますって顔のグラフになりました。横軸に出力コンデンサ容量(uF)、縦軸に発振周波数(kHz)をとっています。回路が高速になるにつれて、私の低スぺノートPCではつらくなってきますので、プロット数が少ないのはご容赦ください。容量が1uFで1.5kHz、10pFぐらいで約570kHzに飽和していきました。思ったより高速化できなかったですね。
図２ 出力コンデンサ容量と発振周波数の関係
ただ注意したいのは容量を下げていった時に、0.05uFくらいから波形が歪み始めて、滑らかな波形じゃなくなります。ガタガタ。その辺は、トランジスタ自身のパラメータに依るところが大きいのでしょうか？あくまで図２は波形の周波数をそのままプロットしたものなのでご注意ください。
とりあえず今回は、出力コンデンサでどのくらい周波数が変化するのか分かりました。やっつけ仕事ですが、ざっくり1.5kHz～570kHzといったところでしょうか。1MHzくらいは出るかと思っていたのですが、残念。
今回はここまで。
次回：未定
- - - - - - - - - - -
※この記事は筆者が別ブログで掲載していたものをこちらに引っ越し、改訂したものです。（元ブログの記事は削除済み）
※当ブログの内容は、正常な動作を保証するものではありません。あくまで参考情報として、その使用は自己責任でお願いします。また予告なく、内容を変更する場合があります。
